ชื่องานวิจัย : Redesign Procedure for Two-Stage CMOS Op amp with Least Error of Frequency Response and Phase Margin

ปีที่จัดทำ : 2562

ผู้จัดทำ : ไชยยันต์ ชนะพรมมา ( เจ้าของงานวิจัย )

ประเภทงานวิจัย : การประชุมวิชาการระดับนานาชาติ

สถานะ : งานวิจัยได้รับการตีพิมพ์

แหล่งทุน :

แหล่งตีพิมพ์เผยแพร่ : The 16th International Conference on Electrical Engineering/Electronics, Computer, Telecommunications and Information Technology (ECTI-CON 2019) ปี (2562)

วันที่ตีพิมพ์ : 10-13 July 2019

หน้าที่ : 739-742

ค่าถ่วงน้ำหนัก : 0.4

งบประมาณ : 0.00

บทคัดย่อ :
This paper presents a redesign procedure for twostage CMOS op amp with least error of frequency response and phase margin. Design procedure for two-stage op amp is followed by the proposed in [8]. To prove the performance of the proposed redesign procedure steps, Cadence simulation results are given. The proposed redesign procedure for two-stage CMOS op amp is implemented in AMS 0.35 —m CMOS technology. The simulation results show in ±2.5 V power supply, frequency response is 5.7 MHz with -5.83% error, phase margin is 60.36 with 0.6 % error. Compare with previous work, our design procedure has least error of frequency response and phase margin

หมายเหตุ :